关于我们

关于我们

新型VESOI衬底制备完成 提升器件性能

        过去数十年间,晶体管尺寸的持续微缩推动了智能设备的算力提升、功耗下降,但这一趋势逐渐难以为继,寻找新的技术增长点迫在眉睫。当前,产业界与学术界正致力于采用新材料、新结构、新机理来推进微电子技术的发展,其中新材料与新结构具有较短的技术升级周期和更强的可操作性。例如晶体管的沟道材料已逐渐扩展到Ge、III-V族半导体、II-VI族半导体、碳纳米管等;同时器件结构已由原来的单栅平面结构转向三栅FinFET结构、环栅GAA结构。

        衬底材料往往决定了可选器件结构,两者是密不可分的,例如基于SOI衬底材料可制备出具有背栅调节功能的逻辑器件,具有悬臂梁结构的MEMS器件等;基于多层Si/SiGe超晶格材料可以制备出叠层GAA沟道器件,定制化的衬底材料便于制备具有定制化结构的器件。在设计与制备定制化衬底时,通常用到衬底键合、薄膜转移、薄膜淀积等工艺,以SOI结构衬底为例,近年来涌现出了GeOI、POI、CavitySOI、Ga2O3OI等新型材料,为新型微电子器件的设计与应用提供了支撑条件。

        结合当前技术发展趋势、现有技术条件,我们首次提出并制备了新型VESOI衬底材料,该衬底材料结合了3D结构设计和薄膜转移技术,有望应用于专用集成电路、先进集成工艺、传感技术、先进MEMS、NMES器件等。当前,我们基于该衬底研制了无背栅平面MOSFET器件、环栅GAA器件等,其中以VESOI GAA器件为主题的论文《Gate-All-Around MOSFET Built on Void Embedded Silicon on Insulator Substrate》已被微电子器件领域顶级期刊IEEE Electron Device Letters接收,将于近期发表。

        VESOI衬底

        我们将微米级、亚微米级真空空腔嵌入SOI衬底中,为器件设计与器件工艺提供了新思路。首次制备出   该新型VESOI衬底(图1),该衬底为图2中所示的第(3)种衬底,衬底质量接近商用SOI衬底,兼容现有工艺产线。VESOI衬底还可以有更多的结构类型(图2),其衬底材料、顶层硅也可替换为其它功能材料(如III-V族材料、压电材料等),结构设计灵活,具有广泛的应用潜力。

未标题-2-07.png

        VESOI MOS器件

        基于VESOI衬底的MOS器件可分为平面结构和GAA结构。对于平面VESOI器件,由于没有了沟道下方的埋氧层,沟道与衬底之间的寄生电容大大减小,有利于提升器件的高频性能。我们对比了VESOI器件与普通SOI器件的电学性能,如图3所示,由于制备空腔结构时将顶层硅厚度做了进一步减薄,同时去除了沟道背部BOX层体电荷的影响,VESOI器件的漏电流相比SOI器件显著降低,其亚阈值斜率也达到了65mV/dec的理想水平,漏极电压导致的势垒降低也被有效抑制。

        在传统SOI器件中,沟道下方埋氧层是总剂量辐射效应的主要敏感区域,通过去除该“病灶”,VESOI 平面器件的抗总剂量辐射性能大大提高。如图4所示,在2M rad(Si)辐照剂量下,该器件的转移特性曲线未发生明显漂移,其抗总剂量辐射能力优于已报道的同节点尺寸SOI器件。该器件与现有SOI平面器件工艺完全兼容,有望大幅度提高现有集成电路的抗辐射性能,提高航空航天设备、核工业设备的稳定性。

        我们还同时制备了VESOI GAA器件。利用VESOI的悬空结构,可方便地制备GAA器件所需的悬梁沟道,大大降低了制备GAA沟道的工艺难度。如图5所示,该GAA器件的栅极完全包裹了导电沟道,沟道上方和下方的栅氧层厚度一致,该器件表现出了优异的电学性能,其亚阈值斜率接近63mV/dec,电流密度较平面型SOI器件提升150%以上。

未标题-2-06.png